

Organização de computadores


Segundo Bimestre

CNAT – 2015.2

Prof. Jean Galdino


Continuação da construção de um Processador

- Abrir o Logisim





ULA de 8 bits

- Após a conclusão da aula anterior




Criar uma banco de registradores

- Em main – Adicionar (+) circuito Bancreg




Inserir 8 Registradores



Inserir o Demultiplex

- Configure para três bits de seleção
- Ligue-os no pino Clock do Registrador




The image shows a logic simulator interface. On the left, a component library lists various logic elements. A demultiplexer is selected, and its configuration is shown in a table below. The table has the following data:

Seleção: Demultiplexador	
Posição	Leste
Select Location	Bottom/Left
Bits para seleção	3
Bits de dados	1
Tri-state?	Não
Desabilitar saída	Flutuante
Incluir Enable?	Sim


On the right, a grid shows a demultiplexer component (labeled 'DMX') being placed. An orange arrow labeled '1' points to the component, indicating the first step in the process.

Lembre-se que o Registrador é de palavras de 4 bits



Inserir os pinos de entrada


- Clock – 1 bit
- RegDest – 3 bits
- DataIn – 4 bits




Inserir dois Multiplexadores

- Bits de seleção = 3 e Bits de Dados = 4
- Lembre-se de desabilitar o Enable do MUX
- Inserir as entradas para seleção dos MUXs


Seleção: Multiplexador	
Posição	Leste
Select Location	Bottom/Left
Bits para seleção	3
Bits de dados	4
Desabilitar saída	Flutuante
Incluir Enable?	Sim




Ligar os MUX as saídas Q dos registradores



Inserir as Saídas – 4 bits



Resultado do Banco de Registradores



Criando a ULA

- Simule o projeto inserindo valores e atuando manualmente no clock
- Salve o seu projeto para complementação posterior

